

88/2763

Bej

19 BUNDESREPUBLIK  
DEUTSCHLAND

12 Off nl gungsschri  
11 DE 3905478 A1

51 Int. Cl. 4:  
G06F 13/36



DEUTSCHES  
PATENTAMT

21 Aktenzeichen: P 39 05 478.0  
22 Anmeldetag: 22. 2. 89  
43 Offenl gungstag: 7. 9. 89

DE 3905478 A1

30 Unionspriorität: 32 33 31  
24.02.88 US 159769

71 Anmelder:  
Ardent Computer Corp., Sunnyvale, Calif., US


74 Vertreter:  
Zenz, J., Dipl.-Ing., 4300 Essen; Helber, F., Dipl.-Ing.,  
6144 Zwingenberg; Hosbach, H., Dipl.-Ing.,  
Pat.-Anwälte, 4300 Essen

72 Erfinder:  
Rubinstein, Jon, Cupertino, Calif., US; Miranker,  
Glen S., San Francisco, Calif., US; Sanguinetti,  
John, Los Altos, Calif., US

54 Verfahren und Vorrichtung für die Buszuweisung in einem Computersystem

Das Verfahren ermöglicht die Zuweisungsentscheidung in einem einzelnen Taktzyklus und die Bestimmung, ob ein Betriebsmittel belegt ist, vor der Zulassung einer Anforderung. Das System weist eine Vielzahl von Zuweisern auf, die in der Lage sind, Anforderungen von Anforderern aufzunehmen (Block 10, 11) und zu bestimmen, ob das angeforderte Betriebsmittel belegt ist (Block 12). Wenn das angeforderte Betriebsmittel belegt ist, muß der Anforderer seine Anforderung erneut anmelden. Anderenfalls sammelt der Zuweiser alle gültigen Busanforderungen (Block 15), um zu bestimmen, ob der Anforderer die höchste Priorität besitzt (Block 16). Wenn dies der Fall ist, gibt der Zuweiser eine Systembuszuteilung an den Anforderer aus (Block 17), die dem Anforderer gestattet, den Bus zu benutzen und die Bedienung seiner Anforderung zu erwirken.

FIG. 1



DE 3905478 A1

Die Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zur Steuerung des Zugriffs einer Zahl von Anforderern auf einen Systembus in einem Computersystem.

Computersysteme weisen typischerweise mehrere Betriebsmittel, wie Prozessoreinheiten, Eingabe/Ausgabe-Steuergeräte, Speichermittel etc. auf, die zum Zwecke der Kommunikation untereinander alle einen gemeinsamen Systembus teilen. Es ist notwendig, den Zugriff auf den Systembus zu steuern, um zu verhindern, daß mehr als einem Betriebsmittel zur gleichen Zeit der Zugriff auf den Bus erlaubt wird.

Allgemein betrachtet sind zwei Techniken bekannt um den Zugriff auf den Systembus zu steuern. Eine Technik verwendet eine zentrale Steuerstelle, um alle Anforderungen auf den Systembus zu steuern. Eine zweite Technik verteilt die Steuerung der Systembusanfragen, indem z.B. ermöglicht wird, daß alle Betriebsmittel auf einem einzigen Board von einem einzigen Steuergerät gesteuert werden. In einem solchen verteilten System müssen alle Steuergeräte bei der Zugriffszuteilung zusammenarbeiten, um Kollisionen auf dem Bus zu vermeiden.

In beiden Fällen wird ein Systembus-Vermittlungsschema erstellt, das eine oder mehrere der folgenden Aufgaben erfüllt:

(1) Minimierung der zur Bedienung einer Anforderung notwendigen Zeit, (2) Reduzierung der Benutzung von Systembus-Betriebsmitteln und (3) Ermöglichung flexibler Prioritäten bei der Behandlung von Systembusanforderungen.

Bei einem bekannten Verfahren, den Zugriff auf einen Systembus zu steuern, wird dem Anforderer die Anfrage unabhängig davon erlaubt, ob das angeforderte Betriebsmittel besetzt ist. Wenn das Betriebsmittel belegt ist, ist der Systembus mit der Anfrage gebunden, bis letztere bedient werden kann. Ein solches Verfahren nimmt die Systembus-Betriebsmittel während des Wartens auf die Bedienung der Anforderung voll in Anspruch.

Eine bekannte Alternative besteht darin, die Anforderungen an den angesprochenen Orten in Warteschlangen einzureihen und den Systembus auf diese Weise freizumachen. Ein solches Verfahren erfordert jedoch zusätzliche Schaltungen an jedem Betriebsmittel, um die Anfrageinformation in der Warteschlange speichern zu können, und ist ferner beschränkt durch begrenzte Warteschlangengrößen.

Es ist daher wünschenswert, ein Busvermittlungsschema zu finden, das jede der oben genannten Forderungen erfüllt und die Nachteile des Standes der Technik überwindet.

Bekannte verteilte Systeme, die sich einen Bus teilen, leiden unter Schwierigkeiten bei der Übergabe des Busses von einem Betriebsmittel auf ein anderes. Aus einer Vielzahl von Gründen haben die Systeme Probleme mit dem Zeittakt, der den Zugriff auf Systembusse oder andere Einrichtungen mit einem gewissen Taktversatz zwischen verschiedenen Ports steuert. So lassen es verschiedene bekannte Systeme zu, daß der Bus für einen Taktzyklus zwischen der Freigabe des Busses durch ein Betriebsmittel und der Belegung durch ein anderes ungenutzt ist. Dies stellt sicher, daß die beiden Betriebsmittel nicht in Konkurrenz um den Bus eintreten. Auf der anderen Seite nutzt ein solches Verfahren den Bus ungenügend aus, indem es ermöglicht, daß er für einen

Taktzyklus zwischen der Übergabe von einem Betriebsmittel zum nächsten ungenutzt bleibt.

Ein anderes bekanntes Verfahren zur Behandlung der Konkurrenz um den Bus in einem verteilten System besteht darin, das System so auszulegen, daß der Taktversatz zwischen den Betriebsmitteln minimiert wird. Die Konkurrenz wird, soweit sie auftritt, in diesen Systemen ignoriert. So ein Verfahren kompliziert jedoch die Auslegung der Schaltungsnetze in dem System zusätzlich.

Ein drittes bekanntes Verfahren zur Steuerung der Buskonkurrenz benutzt Mehrfachakte auf dem Bus, die um einen präzisen Betrag versetzt sind. Ein Takt kann zur Freigabe, ein anderer zum Sperren verwendet werden. Solch ein Verfahren bringt Probleme mit der Steuerung von Mehrfachakten mit präziser Versatz mit sich.

Die vorliegende Erfindung offenbart ein Busvermittlungssystem, bei dem Anforderer ein Betriebsmittel nur abfragen, nachdem festgestellt wurde, daß das Betriebsmittel nicht belegt ist. Im bevorzugten Ausführungsbeispiel der vorliegenden Erfindung gibt es achtzehn Betriebsmittel, sechzehn Speichermittel, ein Eingabe-Ausgabemittel und ein Graphik-Betriebsmittel. Jedem Betriebsmittel ist ein Signal auf dem Systembus zugeordnet, das angibt, ob das Betriebsmittel belegt ist oder nicht. Das System umfaßt eine Vielzahl von Zuweisern, die jeweils mit ein oder zwei Anforderern verbunden sind. Die Anforderer können aus dem Signal bestimmen, ob ein Betriebsmittel, das sie nutzen möchten, belegt ist oder nicht.

Nachdem ein Anforderer festgestellt hat, daß ein Betriebsmittel, welches er aufrufen möchte, nicht belegt ist, muß dieser Anforderer eine Entscheidung für die Busbenutzung treffen. In einem Taktzyklus wird eine Anforderung an den Bus gegeben für die Benutzung des Busses in dem Zyklus, der der erfolgreichen Zuweisung folgt. Wenn der Anforderung nicht stattgegeben wird, fährt der Anforderer fort, den erforderlichen Bus anzufragen, bis stattgegeben wird. Im bevorzugten Ausführungsbeispiel ist die Zuweisungsentscheidung auf zwei Ebenen aufgeteilt; global und lokal. Die lokale Zuweisung bestimmt, welcher Anforderer auf welchem Board Zugriff auf die lokalen Busse hat. Die globale Zuweisung bestimmt, welches Board Zugriff auf den Systembus hat.

Nachdem ein Anforderer festgestellt hat, daß ein Betriebsmittel für einen Vorgang zur Verfügung steht, macht der Anforderer eine Busanforderung geltend. Der Zuweiser bestimmt aufgrund eines Satzes von Prioritätsregeln, welcher Anforderer den lokalen Bus bekommt. Parallel zu dieser Bestimmung wird eine Busanforderung auf den Systembus angemeldet. Der Zuweiser sammelt dann alle anliegenden Systembusanfragen und bestimmt, ob die Priorität des Anforderers die höchste unter allen gültigen Anforderungen ist. Wenn der Anforderer die höchste Priorität hat, gibt der Zuweiser eine Systembusfreigabe an den Anforderer. Zur selben Zeit wird vom Zuweiser ein Belegt-Signal für das angeforderte Betriebsmittel gemeldet, bis das Betriebsmittel in der Lage ist, sein eigenes Belegt-Signal auszugeben. Das verhindert, daß andere Anforderer das Betriebsmittel im nächsten Taktzyklus anfordern.

Die vorliegende Erfindung offenbart weiterhin ein Verfahren zur Steuerung des Zugriffs auf einen Bus in einem System mit verteilter Bussteuerung, wenn der Zugriff von einem Betriebsmittel auf ein anderes übergeben wird, und gibt eine Technik zur Vermeidung verketteter Konflikte an.

Es ist eine Aufgabe der Erfindung, Konkurrenz auf

dem Systembus zu verhindern und gleichzeitig alle verfügbaren Taktzyklen auf dem Bus voll auszunutzen.

In dem bevorzugten Ausführungsbeispiel kann ein Betriebsmittel den Systembus nur benutzen, wenn sein Busfreigabesignal (BMINE) anliegt. Das BMINE-Signal kann nur dann gegeben oder nicht gegeben werden, wenn auf einer zentralen Freigabeleitung kein Signal anliegt. Der Zugriff auf den Bus ist so gesteuert, daß nicht von einem Betriebsmittel auf den Bus zugegriffen werden kann, ohne daß Signale sowohl auf der BMINE- als auch der zentralen Freigabeleitung anliegen.

Im folgenden wird die Erfindung anhand der beigelegten Zeichnung näher erläutert. Es zeigen

Fig. 1 ein Flußdiagramm, das ein erfindungsgemäßes Zuweisungsverfahren darstellt;

Fig. 2 ein Zeitablaufdiagramm, das den erfindungsgemäßen Zeitablauf von Busanforderungen und -freigaben darstellt;

Fig. 3 ein Blockdiagramm, das ein erfindungsgemäßes Zuweisungsgatterfeld darstellt;

Fig. 4 ein Blockdiagramm, das darstellt, wie Boards und Zuweisungsgatterfelder erfindungsgemäß auf einen Systembus zugreifen;

Fig. 5 ein Zeitablaufdiagramm, das die Zeitgabesignale für die erfindungsgemäße Freigabe des Buszugriffs darstellt; und

Fig. 6 die schematische Darstellung einer erfindungsgemäßen Schaltung, die zur Steuerung des Zugriffs auf den Bus verwendet werden kann.

Im folgenden werden ein Verfahren und eine Vorrichtung zur Buszuweisung beschrieben. Dabei sind zahlreiche spezielle Details angegeben, wie Pinnummern, Prioritätsränge usw., um ein besseres Verständnis der vorliegenden Erfindung zu ermöglichen. Für den Fachmann ist es jedoch offensichtlich, daß die vorliegende Erfindung auch ohne diese speziellen Details verwirklicht werden kann. An anderen Stellen sind bekannte Schaltungen, Strukturen und Techniken nicht im Detail gezeigt, um die vorliegende Erfindung damit nicht unnötig zu belasten.

Die vorliegende Erfindung offenbart ein Verfahren und eine Vorrichtung, bei denen ein gemeinsamer Bus, der mit einer Vielzahl von Betriebsmitteln und einer Vielzahl von Anforderern für diese Betriebsmittel gekoppelt ist, gemeinsam verwendet wird. Im bevorzugten Ausführungsbeispiel gibt es achtzehn Betriebsmittel: sechzehn Speicher, ein Eingabe/Ausgabemittel und ein Graphik-Betriebsmittel. Die sechzehn Speicher umfassen sechzehn verzahnte Speicher (d.h., getrennte Speicher, die parallel operieren können). Es ist jedoch für jeden Durchschnittsfachmann offensichtlich, daß andere Betriebsmittelkonfigurationen eingesetzt werden können, ohne daß vom Rahmen der Erfindung abgewichen würde. Es kann z.B. ein System mit mehreren Eingabe/Ausgabemitteln oder mehreren Graphik-Betriebsmitteln eingesetzt werden.

Bei der Erfindung fordert ein Anforderer ein Betriebsmittel nur dann an, wenn das Betriebsmittel nicht belegt ist. Der Anforderer ist in der Lage festzustellen, ob ein Betriebsmittel belegt ist oder nicht, indem er ein Belegt-Signal prüft, das jedem Betriebsmittel zugeordnet ist. Die Signale, mit denen identifiziert wird, ob ein Betriebsmittel belegt ist, werden im einzelnen für das gegebene Ausführungsbeispiel in Zusammenhang mit Fig. 3 beschrieben.

Nachdem ein Anforderer bestimmt hat, ob ein bestimmtes Betriebsmittel frei ist, entscheidet der Anforderer, einen Bus zu benutzen, um mit dem Betriebsmit-

tel zu kommunizieren. Im bevorzugten Ausführungsbeispiel verwendete Verfahren für die Zuweisung der Busbenutzung ist in Fig. 1 beschrieben.

Zuerst meldet ein Anforderer eine Anforderung bei seinem Zuweisungsgatterfeld (AGA) Block 10, an. Das Zuweisungsgatterfeld ist einem Bus zugeordnet und kann die Zuweisung für ein oder zwei Anforderer behandeln. Das Zuweisungsgatterfeld unterstützt die Zuweisung für den Systembus und auch, soweit notwendig, die Zuweisung für einen lokalen Bus, der den Systembus speisen kann. Dann nimmt das Zuweisungsgatterfeld die Anforderung von dem Anforderer an, Block 11, und bestimmt, ob das angefragte Betriebsmittel in zwei Taktzyklen verfügbar sein wird, Block 12. Wie in Verbindung mit Fig. 2 zu sehen sein wird, folgt, wenn eine Anforderung im laufenden Taktzyklus gemacht wird, der früheste Zeitpunkt, zu dem das Betriebsmittel benötigt wird, nach zwei Taktzyklen, nämlich einem Taktzyklus für die Zuweisungsentscheidung und einem für den Bustransfer. Jedes Betriebsmittel verneint sein Belegt-Signal zwei Taktzyklen, bevor es fertig ist, um die nächste Anforderung zu erhalten.

Gesetzt den Fall, daß das Betriebsmittel verfügbar ist, bestimmt das AGA, welcher Anforderer Zugriff auf den lokalen Bus erhält, und erzeugt ein Zugriffszuteilungssignal auf den lokalen Bus für den Anforderer, Block 13. Dies ist wesentlich, wenn mehrere Anforderer einen lokalen Bus teilen und zwei oder mehrere von ihnen im gleichen Taktzyklus anfordern. Parallel wird eine Busanforderung an den Systembus gegeben, Block 14.

Danach sammelt das AGA alle gültigen Systembusanforderungen, Block 15. Jedes AGA im System ist in der gleichen Weise verantwortlich für die Überwachung aller gültigen Systembusanfragen. Das AGA das feststellt, daß sein Anforderer die höchste Priorität aller Anforderer auf den Systembus hat, wird ausgewählt, um den Systembus im nächsten Taktzyklus zu erhalten, Block 16.

Das ausgewählte AGA weist danach seinem Anforderer eine Systembuszuteilung zu, Block 17. Zur gleichen Zeit wird vom AGA ein Belegt-Signal für das ausgewählte Betriebsmittel für den laufenden Taktzyklus plus zwei Taktzyklen gemeldet, Block 18. Dies stellt sicher, daß das Betriebsmittel für andere Anforderer als belegt erscheint, bis das Betriebsmittel in der Lage ist, sein eigenes Belegt-Signal zu melden.

Fig. 2 stellt ein Zeitablaufdiagramm dar, wie es repräsentativ ist für verschiedene interessierende Signale, die von der vorliegenden Erfindung genutzt werden. Das Zeitablaufdiagramm zeigt ein Taktsignal 26, ein Anforderungssignal von einem Anforderer 27, ein Zuteilungssignal für einen lokalen Bus 28, ein Systembuszuteilungssignal 29, ein Busfreigabesignal (BMINE) 36, ein Lokaladreibussignal 37 und ein Systembusadressensignal 38.

Während eines ersten Taktzyklus wird von einem Anforderer eine Anfrage 20 abgegeben. Im vorliegenden Fall akzeptiert das AGA die Anforderung und stellt fest, ob das angeforderte Betriebsmittel in zwei Taktzyklen frei sein wird. Das AGA bestimmt ebenfalls, daß dieser Anforderer den lokalen Bus erhält, weil er die höchste Priorität aller Anforderer auf demselben Board hat oder weil er der einzige Anforderer auf dem Board für den Bus ist. Das AGA gibt dann eine Lokalbuszuteilung 21 für diese Anforderung ab und meldet eine Systembusanforderung (nicht gezeigt). In diesem speziellen Fall ist die Systembusanforderung erfolgreich, und ein Systembuszuteilungssignal 22 wird ausgegeben. Zur

gleichen Zeit wird infolge der Lokalbuszuteilung 21 eine Adresseninformation auf den Lokalbus 23 gegeben. Aufgrund der Systembuszuteilung wird vom AGA 24 ein BMINE-Signal ausgegeben. Das BMINE-Signal wird als eine Eingabe in eine Tristate-Schaltung für den Anforderer v rwen det. Wenn sowohl das BMIN-Signal als auch eine zentrale Freigabe (nicht gezeigt) anliegen, hat das Betriebsmittel Zugriff auf den Systembus. Das Betriebsmittel gibt dann eine Adreßinformation auf den Systemadreßbus 25 aus.

Bei der Anforderung mit der Nummer 5 handelt es sich um eine solche, bei der auf eine Anforderung eine Lokalbuszuteilung gegeben, jedoch die Systembuszuteilung für mehrere Taktzyklen nicht gegeben wird. Dies kann sich daraus ergeben, daß der Systembus mit der Bedienung anderer Anforderer, die höhere Prioritäten besitzen, belegt ist. Es wird eine Anforderung 30 angemeldet, und es werden die Lokalbuszuteilungen 31, 32 und 33 erteilt. Die Anfragen 31 und 32 ergaben keine Systembuszuteilung. Daher meldet das AGA die Systembusanforderung wiederholt, bis eine Systembuszuteilung erhalten wird, siehe 34.

Die Anforderung 6 stellt eine solche Anforderung dar, die keine Lokalbuszuteilung oder Systembuszuteilung beim ersten Versuch erhält. Die Anforderungen 40 und 41 erhielten keine Lokalbuszuteilung und wurden vom Anforderer erneut angemeldet. Anforderung 42 erhält eine Lokalbuszuteilung 43. Die entsprechende Systembusanforderung führte jedoch nicht zu einer Systembuszuteilung. Daher wird die Systembusanforderung wiederholt angemeldet, und es wird eine Systembuszuteilung 45 erhalten. Daraufhin wird eine BMINE 46 an den Anforderer ausgegeben.

Fig. 3 stellt ein Zuweisungsgatterfeld (AGA) 50 dar, wie es bei der vorliegenden Erfindung verwendet werden kann. Es sind vierundfünfzig Pins des Zuweisungsgatterfeldes 50 dargestellt, das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung nutzt jedoch in Wirklichkeit ein 100-Pinfeld. Der Fachmann wird sich dessen bewußt sein, daß die restlichen Pins solche Pins wie Rückstellung,  $V_{cc}$ , Takt und andere Pins, die für das Verständnis der vorliegenden Erfindung nicht von kritischer Bedeutung sind enthalten.

Wenn ein Anforderer in dem System beabsichtigt, eine Zugriffsentscheidung zum Systembus herbeizuführen, weist er seine Lokalbus-Anforderungspins 60 und 68 an. Jedes AGA in dem bevorzugten Ausführungsbeispiel kann bis zu 2 Anforderer bedienen. Wie in Fig. 3 gezeigt, ist das Lokalbus-Anforderungspin 60 dem Anforderer 0 zugeordnet und das Lokalbus-Anforderungspin 68 dem Anforderer 1. Ein Signal auf den Lokalbus-Anforderungspins 60 und 68 zeigt an, daß eine gültige Anforderung von den Anforderern 0 bzw. 1 geltend gemacht wird.

Ein Anforderer fordert den Zugriff auf die Busse an, indem er seinen Anforderungstyp auf die Anforderungstyp-Pins 48 und 54 gibt. Jeder Anforderer benötigt gesonderte Anforderungstyp-Pins. Wie in Fig. 3 dargestellt, sind die Pins 48 dem Anforderer 0 und die Pins 54 dem Anforderer 1 zugeordnet. Jedem Anforderer sind drei Anforderungstyp-Pins 48 und 54 zugeordnet. Ihre Signale werden, wie in der nachstehend angegebenen Tabelle gezeigt, übersetzt.

Anforderungstyp	Typ
0 0 0	—
0 0 1	Graphik
0 1 0	Eingabe/Ausgabe
0 1 1	Speicher
1 0 0	Test
1 0 1	reserviert
1 1 0	lokal
1 1 1	Rückkehr

Wenn der Anforderungstyp eine Speicheranforderung (Anforderungstyp = 011) ist, liefert der Anforderer auch eine Adresse für die jeweiligen Speicherschachtel-Adreßpins 49 und 58. Bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird ein Speicher mit sechzehn Schachtelungen verwendet. Mit jedem Anforderer sind vier Adreßpins 49 und 58 verknüpft, um die Adressierung der sechzehn Schachtelungen zu ermöglichen.

Leseanforderungspins 47 und 53 spezifizieren, ob der Zugriff ein Lese- oder ein Schreibzugriff ist. Wenn in dem bevorzugten Ausführungsbeispiel dieses Pin von einem Anforderer angewiesen wird, erfolgt eine Leseanforderung.

Das AGA verwendet ein Lesen-belegt-Pin 52 als Eingabe, wenn bestimmt wird, ob der Bus einem Anforderer zugeteilt werden soll, der eine Schreibanforderung initiiert. Der Lesen-belegt-Pin 52 zeigt an, daß in zwei Zyklen nach dem Zyklus, in dem er angewiesen wird, der Datenbus mit der Rückgabe von Lesedaten belegt sein wird. Einem Anforderer, der eine Schreibanforderung ausgibt, wird der Zugriff auf den Bus verwehrt werden, wenn dieses Signal anliegt, um eine Kollision auf dem Datenbus zu verhindern. Das Speicheruntersystem steuert das Signal vom Lesen-belegt-Pin 52 und zwingt die Eingabe-/Ausgabe- und Graphik-Untersysteme zu einer Zugriffsentscheidung zum Bus, um Daten zurückzuführen.

Das Zuweisungsgatterfeld stellt fest, ob das Betriebsmittel belegt ist, indem es den entsprechenden Belegtpin prüft. Bei dem bevorzugten Ausführungsbeispiel gibt es sechzehn Schachtelung-belegt-Pins 55, die jeweils den Speicherschachtelungen entsprechen. Der I/O-belegt-Pin 56 zeigt an, ob das Eingabe-/Ausgabe-Untersystem belegt ist. Der Graphik-belegt-Pin 57 zeigt an, ob das Graphikuntersystem belegt ist.

Jeder der Belegtpins 55, 56 und 57 ist sowohl Eingabe- als auch Ausgabepin. Die Belegtpins 55, 56 und 57 werden als Eingaben für das AGA verwendet, wenn das AGA feststellt, ob ein bestimmtes Betriebsmittel belegt ist. Das AGA wird für drei Taktzyklen auf dem zugehörigen Belegtpin 55, 56 und 57 ein Signal ausgeben, wenn es erfolgreich an den Bus zugewiesen hat. Bei dem bevorzugten Ausführungsbeispiel ist es wesentlich, daß das AGA das Signal über drei Zyklen ausgibt, weil das Betriebsmittel nicht vor Ablauf von drei Zyklen beginnen wird, das Signal selbst auszugeben.

Wenn das Betriebsmittel verfügbar ist, wird eine Busanforderung auf einen der Pins 51 ausgegeben. Es gibt acht Busanforderungspins, einen für jeden Anforderer auf den Bus in dem bevorzugten Ausführungsbeispiel. Wie bereits erörtert, weist das AGA 50 den zugehörigen Belegtpin für drei Taktzyklen an, nachdem das Betriebsmittel einem Anforderer zugeteilt wurde. Danach ist das Betriebsmittel dafür verantwortlich, das richtige Belegt-

signal aufzugeben, bis es die Anforderung abgeschlossen hat und für die nächste Anforderung frei ist. Wie oben beschrieben, gibt das Betriebsmittel den Belegpin tatsächlich zwei Taktzyklen bevor es fertig ist frei, um die nächste Anforderung erhalten zu können, da die früheste Möglichkeit, daß eine Anforderung das Betriebsmittel erreicht, zwei Taktzyklen später gegeben ist. Dies ermöglicht maximale Überlappung.

Das Zuweisungsgatterfeld stellt auf Basis der Prioritäten jedes lokalen Anforderers fest, welchem Anforderer der Zugriff auf den lokalen Bus gestattet wird. Dem Anforderer mit der höchsten Priorität wird vom AGA 50 der Zugriff auf den lokalen Bus gestattet, indem die zugehörigen Lokalbus-Zuteilungspins 61 und 69 angesprochen werden. Auf jedem AGA gibt es zwei Lokalbus-Zuteilungspins 61 und 69, einen für jeden Anforderer, der mit dem AGA 50 verbunden und durch dieses gesteuert sein kann.

Das AGA 50 sammelt alle gültigen Systembusanforderungen und bestimmt, ob dessen Anforderer die höchste Priorität hat. Wenn dies der Fall ist, wird eine globale Buszuteilung auf dem globalen Buszuteilungspin 62 ausgegeben. Ein BMINE-Signal wird auf Pin 63 ebenfalls ausgegeben, um den Zugriff auf den Systembus zu ermöglichen, wie in Verbindung mit Fig. 1 erörtert.

In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung werden gleichzeitige Anforderungen auf den Systembus auf Prioritätsbasis gehandhabt. Es gibt acht Prioritätsgrade für den Systemzugriff, jeder Prioritätsgrad ist mit den Busanforderungspins 51 verknüpft. Die Prioritätsgrade sind wie folgt zugewiesen, Grad 8 für eine freie Priorität, Grad 7 für Eingabe/Ausgabe-initiierte Anforderungen, Grad 6 für grafikinitiierte Anforderungen, Grade 4 und 5 für IPU-Anforderungen (IPU = Integer-Prozessoreinheit), Grade 2 und 3 für FPU-Anforderungen (FPU = Fließkomma-Prozessoreinheit) und Grad 1 ist eine freie Priorität. Die Prioritätsgrade für die Prozessoren in dem System können in einem Kreislauf rotiert werden. Das bevorzugte Ausführungsbeispiel erlaubt zwei Arten von Prioritätsänderung im Kreislauf. Die Auswahl des Modus wird vom Rotationspin 65 gesteuert. Wenn dieses Signal 65 anliegt, rotieren die Prioritäten zwischen Prioritätsgraden 2 bis 5. Wenn das Signal 65 nicht anliegt, wird die Priorität zwischen den Graden 4 und 5 und zwischen den Graden 2 und 3 hin- und hergewechselt. Die Prioritätsgrade 1, 6, 7 und 8 bleiben fest.

Ein Globalzuweisungs-Prioritätspin 83 gibt den Umlauf in der Priorität zwischen den Boards an. Wenn dieses Signal 0 ist, hat Prozessorboard 0 Priorität bei der Zuweisung. Wenn das Signal 1 ist, hat Prozessorboard 1 Priorität. Der Globalzuweisungs-Prioritätspin 83 wird alle vier Taktzyklen umgeschaltet.

Das Board-Zuweisungs-Prioritätssignal 84 gibt umlaufend die Priorität zwischen AGAs auf demselben Board an. Das Boardzuweisungs-Prioritätssignal 84 wird jedesmal weitergeschaltet, wenn eine Anforderung bedient wird.

Das interne Zuweisungssignal 85 gibt umlaufend die Priorität zwischen zwei vom selben AGA gesteuerten Anforderern an. Wenn dieses Signal 85 eine 0 ist, hat Anforderer 0 höhere Priorität, wenn es eine 1 ist, hat Anforderer 1 höhere Priorität. Das Signal 85 wird jedesmal auf den anderen Anforderer umgeschaltet, wenn eine Anforderung bedient wird.

Aufgrund des Zufallsmoments, das durch Wechsel der relativen Prioritätsgrade zwischen den verschiedenen Anforderern im System eingeführt wird, werden Probleme

mit verketteten Kollisionen vermieden. Über Pin 66 wird dem AGA 50 ein Taktsignal als Eingabe zugeführt. Ein Busfreigabesignal wird auf Pin 67 eingegeben. Das Busfreigabesignal 67 steuert die Busfreigaben für alle Boards des Systems und wird zur Erzeugung des BMINE-Signals für die Freigabesteuerung verwendet.

Fig. 4 stellt einen Bus 70 dar, verbunden mit einem Prozessorboard 71, einem Graphikboard 77, einem Eingabe/Ausgabe-Board 79 und einem Speicher 81, wie bei der vorliegenden Erfindung verwendbar. Bei dem bevorzugten Ausführungsbeispiel weist das Prozessorboard 71 vier AGAs 72, 73, 74 und 75 auf. Das eine AGA 72 kann einer Ganzzahl-Verarbeitungseinheit (IPU) auf dem Prozessorboard zugeordnet sein, das AGA 73 kann für eine Speicherleitung einer Fließkomma-Verarbeitungseinheit vorgesehen sein und die beiden AGAs 74 und 75 können Fließkomma-Verarbeitungseinheits(FPU)-Ladeleitungen dienen. Das Graphikboard 77 hat ein einzelnes AGA 78. Das Eingabe/Ausgabe-Board 79 hat ebenfalls ein einzelnes AGA 80.

Die Fig. 5 und 6 veranschaulichen das Verfahren und die Vorrichtung, mit denen der Zugriff auf den Bus von einem Anforderer auf den anderen übergeben wird, im größeren Detail. Es ist erwünscht, daß die Übergabe des Zugriffs von einem Betriebsmittel auf ein anderes so erfolgt, daß Buskonkurrenzprobleme während der Übergabe verhindert werden.

Fig. 5 zeigt ein Zeitverlaufdiagramm, das darstellt, wie der Zugriff auf den Bus von einem ersten Anforderer, gesteuert durch BMINE1 Signal 91, auf einen zweiten Anforderer, gesteuert durch BMINE2 Signal 92, übergeben wird. Der zweite Anforderer erhält die Buskontrolle über einen Taktzyklus und übergibt sie im nächsten Taktzyklus zurück auf den ersten Anforderer.

Ein Bustaktsignal 90 bewerkstelligt die Zeitgabe für den Bus. Zum Zeitpunkt 97 wird das Freigabesignal 93 als Antwort auf die Anstiegsflanke des Taktsignals zum Zeitpunkt 96 weggenommen. BMINE1 91 wird zum Zeitpunkt 98 weggenommen, und BMINE2 92 zum Zeitpunkt 99 angelegt. Die BMINE-Signale 91 und 92 ändern ihren Zustand nur, nachdem das Freigabesignal 93 ungültig gesetzt ist. Zum Zeitpunkt 100 wird das Freigabesignal 93 wieder angelegt. Das Freigabesignal 93 wird an alle Boards des Systems gegeben und durch eine zentrale Taktgabeschaltung gesteuert. Es wird so erzeugt, daß es nach der Anstiegsflanke des Bustakts weggenommen wird, und wird gesetzt, nachdem der Taktversatz im System über genügend lange Zeit ausgeglichen ist.

Zum Zeitpunkt 101 wird eine zweite Anstiegsflanke des Taktsignals 90 erzeugt. Das Freigabesignal 93 wird zum Zeitpunkt 102 weggenommen. Zum Zeitpunkt 103 wird BMINE1 Signal 91 gesetzt. Zwischen Zeitpunkt 102 und 103 sind sowohl BMINE1 Signal 91 als auch BMINE2 Signal 92 gesetzt. Daher können während dieser Zeitspanne sowohl Anforderer 1 als auch Anforderer 2 Zugriff auf den Systembus erlangen, wenn keine Zusatzsteuerung vorhanden ist. Wie vorstehend beschrieben, ist jeder Zugriff auf den Systembus während Zeitspannen, in denen das Freigabesignal 93 nicht anliegt, verboten, wodurch eine solche Zusatzkontrolle gegeben ist.

Zum Zeitpunkt 103 ist BMINE2 Signal 92 ungültig, und zum Zeitpunkt 104 ist Freigabesignal 105 gültig. Durch die Verwendung eines zentralen Freigabesteuersignals 93 wird die Buskonkurrenz während der Zeitspanne zwischen 102 und 103 vermieden.

Fig. 6 zeigt weiterhin die zur Steuerung des Zugriffs

auf den Systembus verwendete Schaltung. BMINE-Signalleitung 110 und Freigabesignalleitung 111 sind durch eine Schaltung 115 UND-verknüpft. Nur wenn sowohl BMINE-Signalleitung 110 als auch Freigabesignalleitung 111 auf hohen Wert gesetzt sind, gestattet die Tristate-Schaltung 113 der Leitung 114 den Zugriff auf den Bus 112.

Das offenbarte Verfahren und die offenbarte Vorrichtung für die Buszuweisung gestattet also Anfordernern vor der Anfrage festzustellen, ob ein Betriebsmittel belegt ist, und gestatten die Buszuweisung in einem einzelnen Zyklus.

#### Patentansprüche

1. Verfahren zur Steuerung des Zugriffs auf Betriebsmittel in einem Computersystem gekennzeichnet durch folgende Schritte:  
ein Anforderer macht eine Anforderung auf Bedienung durch ein Betriebsmittel geltend;  
es wird eine Entscheidung getroffen, ob das Betriebsmittel für die Anforderung verfügbar ist;  
dem Anforderer wird Zugriff auf das Betriebsmittel gewährt, wenn das Betriebsmittel verfügbar ist;  
dadurch erhält der Anforderer nur Zugriff auf das Betriebsmittel, wenn das Betriebsmittel verfügbar ist, die Anforderung zu bedienen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in einem weiteren Schritt entschieden wird, welchem aus einer Vielzahl von Anfordernern der Zugriff auf das Betriebsmittel gewährt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Entscheidung auf vorbestimmten Prioritäten beruht, die den Anfordernern zugeordnet sind.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Anforderer Eingabe-/Ausgabe (I/O)-Prozessoren, Graphikprozessoren und zentrale Verarbeitungseinheiten (CPUs) umfassen.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Betriebsmittel einen I/O-Prozessor, einen Graphikprozessor und eine Vielzahl von verschachtelten Speichern umfassen.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Anforderer die Anforderung bei einer Zuweisungsschaltung anmeldet, die dafür verantwortlich ist, zu bestimmen, ob das Betriebsmittel verfügbar für die Bedienung der Anforderung ist und ob der Anforderer die höchste Priorität besitzt.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Zugriff dem Anforderer von einem Buszuteilungssignal erteilt wird, das von der Zuweisungsschaltung ausgegeben wird.
8. Verfahren zur Steuerung des Zugriffs auf einen Bus in einem Computersystem, insbesondere nach einem der Ansprüche 1 bis 7, gekennzeichnet durch folgende Schritte:  
ein Anforderer meldet eine Anforderung an für die Bedienung durch ein Betriebsmittel;  
eine mit dem Anforderer verknüpfte Zuweisungsschaltung empfängt die Anforderung;  
die Zuweisungsschaltung bestimmt, ob das Betriebsmittel für die Bedienung der Anforderung verfügbar ist;  
wenn das Betriebsmittel für die Anforderung zur

Verfügung steht:

- a) gibt die Zuweisungsschaltung eine Busanforderung aus;
- b) sammelt die Zuweisungsschaltung alle gültigen Busanforderungen in dem Computersystem, um zu bestimmen, b die Priorität des Anforderers die höchste unter allen gültigen Anforderungen ist;
- c) erteilt die Zuweisungsschaltung an den Anforderer den Zugriff für die Benutzung eines Systembusses, wenn der Anforderer die höchsten Priorität besitzt;

wodurch der Anforderer nur dann Zugriff auf das Betriebsmittel erhält, wenn das Betriebsmittel für die Bedienung der Anforderung zur Verfügung steht und wenn der Anforderer die höchste Priorität unter allen gültigen Anforderungen in dem Computersystem besitzt.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Anforderer einen Eingabe-/Ausgabe-Prozessor, einen Graphikprozessor und eine Vielzahl zentraler Verarbeitungseinheiten umfassen.

10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Betriebsmittel einen Eingabe-/Ausgabe-Prozessor, einen Graphikprozessor und eine Vielzahl von verschachtelten Speichern umfassen.

11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß das Computersystem eine Vielzahl von Zuweisungsschaltungen umfaßt.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß jede der Zuweisungsschaltungen Zuweisungsentscheidungen für eine Vielzahl von Anfordernern treffen kann.

13. Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß in einem weiteren Schritt jede der Zuweisungsschaltungen bestimmt, welcher der mit den Zuweisungsschaltungen verknüpften Anforderer die höchste Priorität besitzt.

14. Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, daß in einem weiteren Schritt die Prioritätsgrade zwischen den Anfordernern, die einer Zuweisungsschaltung zugeordnet sind, nach jeder erfolgreichen Zuweisung für ein Betriebsmittel rotiert werden.

15. Vorrichtung für die Steuerung des Zugriffs auf Betriebsmittel in einem Computersystem, insbesondere zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 14, gekennzeichnet durch:  
ein Betriebsmittel;

eine Vielzahl von Anfordernern zum Anfordern der Bedienung durch das Betriebsmittel;

erste Mittel zum Bestimmen, ob das Betriebsmittel für die Bedienung einer Anforderung zur Verfügung steht, verknüpft mit dem Betriebsmittel und den Anfordernern;

wodurch die Anforderer Anforderungen anmelden können, die von dem Betriebsmittel bedient werden, wenn das Betriebsmittel frei ist, um die jeweilige Anforderung zu bedienen.

16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß ferner wenigstens ein zweites Mittel vorgesehen ist, das eine Zuweisungsentscheidung fällt, welcher Anforderer seine Anforderung abgeben kann, wobei das zweite Mittel mit jedem der Anforderer verbunden ist.

17. Vorrichtung nach Anspruch 16, dadurch ge-

kennzeichnet, daß jedes derartigen Mittel mit einer Vielzahl von Anforderungen verbunden sein kann.

18. Vorrichtung nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, daß das Betriebsmittel ein Eingabe-/Ausgabe-Mehrfachprozessor, ein Mehrfachgraphikprozessor oder ein Schachtelspeicher sein kann.

19. Vorrichtung nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, daß der Anforderer ein Eingabe-/Ausgabe-Prozessor, ein Graphikprozessor, eine zentrale Verarbeitungseinheit oder eine Fließkomma-Verarbeitungseinheit sein kann.

20. Vorrichtung nach einem der Ansprüche 15 bis 19, dadurch gekennzeichnet, daß ferner ein Bus zum Verbinden des Betriebsmittels mit den Anforderungen vorgesehen ist.

21. Vorrichtung nach einem der Ansprüche 15 bis 20, dadurch gekennzeichnet, daß ein erstes, mit dem jeweiligen Betriebsmittel und den Anforderungen verbundenes Mittel zum Bestimmen, ob das Betriebsmittel für die Bedienung der Anforderung verfügbar ist, und wenigstens ein zweites, mit jedem der Anforderer verbundenes Mittel für die Zuweisung, welcher der Anforderer seine Anforderung abgeben kann, vorgesehen sind, wodurch die Anforderer Anforderungen auf Bedienung durch das Betriebsmittel nur dann geltend machen können, wenn das Betriebsmittel für die Bedienung der Anforderung verfügbar ist.

22. Vorrichtung nach einem der Ansprüche 15 bis 21, dadurch gekennzeichnet, daß das Betriebsmittel ein Eingabe-/Ausgabeprozessor, ein Graphikprozessor, eine zentrale Verarbeitungseinrichtung (CPU) oder eine Fließkomma-Verarbeitungseinheit ist.

23. Eine Schaltung zur Steuerung des Zugriffs auf einen Bus in einem Computersystem durch eine Vielzahl von Anforderern, insbesondere für eine Vorrichtung nach einem der Ansprüche 15 bis 22 bzw. zum Durchführen des Verfahrens nach einem der Ansprüche 1 bis 14, gekennzeichnet durch ein erstes Signalmittel zur Steuerung des Zugriffs auf den Bus, wobei das erste Signalmittel mit einem ersten einer Vielzahl von Anforderern verknüpft ist; ein zweites Signalmittel, wobei das zweite Signalmittel mit jedem der Vielzahl von Anforderern verknüpft ist, um ein gemeinsames Steuersignal für den Buszugriff zu liefern, ein Schaltungsmittel, das dem ersten aus der Vielzahl von Anforderern den Zugriff auf den Bus gestattet, wobei das Schaltungsmittel mit dem ersten Signalmittel und dem zweiten Signalmittel verbunden ist und den Zugriff auf den Bus dann gestattet, wenn ein Signal sowohl auf dem ersten Signalmittel als auch auf dem zweiten Signalmittel anliegt, und das den Zugriff auf den Bus nicht erlaubt, wenn auf dem ersten Signalmittel kein Signal anliegt oder auf dem zweiten Signalmittel kein Signal anliegt; wodurch der Zugriff auf einen Bus durch ein lokales und ein globales Steuersignal gesteuert wird.

24. Schaltung nach Anspruch 23, dadurch gekennzeichnet, daß das erste Signalmittel seinen Zustand nur ändern kann, wenn das zweite Signalmittel nicht anliegt.

25. Schaltung nach einem der Ansprüche 23 oder 24, dadurch gekennzeichnet, daß weiterhin ein Zeit-

gabesignalmittel vorgesehen ist, das Taktimpulse abgibt, wobei das zweite Signalmittel für eine vorbestimmte Zeitspanne, nachdem die Anstiegsflanke jedes Taktimpulses einen Buskonflikt verhindert, nicht anliegt.

26. Verfahren zur Steuerung des Zugriffs auf einen Bus durch einer Vielzahl von Anforderern in einem Computersystem, insbesondere nach einem der vorhergehenden Ansprüche, gekennzeichnet durch folgende Schritte:

Bestimmung, welchem der Vielzahl von Anforderern der Zugriff auf den Bus erteilt werden soll;

Zuteilung des Zugriffs auf einen ausgewählten Anforderer;

Bewirken einer Zustandsänderung eines ersten Signalmittels, wobei das erste Signalmittel jedem aus der Vielzahl von Anforderern zur Verfügung gestellt wird;

Bewirken einer Zustandsänderung eines zweiten Signalmittels, wobei die Zustandsänderung des zweiten Signalmittels nach der Zustandsänderung des ersten Signalmittels stattfindet;

Wiederherstellung des ursprünglichen Zustandes des ersten Signalmittels,

Zugriff auf den Bus durch den ausgewählten Anforderer, nachdem der Ursprungszustand des ersten Signalmittels wiederhergestellt ist.

27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß ein erster aus einer Vielzahl von Anforderern eine Anforderung für Bedienung durch ein erstes der Betriebsmittel geltend macht; eine Entscheidung getroffen wird, ob das Betriebsmittel für die erste Anforderung verfügbar ist, wobei diese Entscheidung auf einer dem ersten Anforderer zugeordneten Priorität beruht; dem Anforderer Zugriff auf das Betriebsmittel gewährt wird, wenn das Betriebsmittel zur Verfügung steht; und die Priorität des ersten Anforderers unter einem Satz vorbestimmter Bedingungen geändert wird.

28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß die Priorität nach einer vorbestimmten Anzahl von Taktzyklen geändert wird.

29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß die vorbestimmte Anzahl 4 beträgt.

3905478

**FIG. 1**

1/5

Nummer:

Int. Cl. 4:

Anmeldetag:


Offenlegungstag:

39 05 478

G 06 F 13/36

22. Februar 1989


7. September 1989






3905478

24  
25



3905478


~~25~~  
26**FIG 3**

3905478

~~26~~

27

**FIG. 4**



NACHGERECHT

3905478

2/3x  
28x

FIG 5




FIG 6

